专利摘要:
本発明は、データ信号の間に同一の大きさを有するクロック信号を埋込んでパネル駆動部に送るタイミング制御部と、伝送されたデータ信号から埋込まれたクロック信号を復元した後クロック訓練期間の間に安定化されたクロック信号を使ってデータをサンプリングすることで、画像データを出力するパネル駆動部が具備されて、データ伝送速度を最大化すると同時に伝送信号のレベル及び埋込まれたクロック信号の周波数を最小化しながら、またインピーダンス不整合と電磁妨害(EMI)を最小化することができるようにしたクロック信号が埋込まれたデータ伝送方式を使用することを特徴とする。
公开号:JP2011513790A
申请号:JP2010549591
申请日:2009-10-07
公开日:2011-04-28
发明作者:ジョン・ヒュンキュ;モン・ヨンフワン
申请人:シリコン・ワークス・カンパニー・リミテッドSilicon Works Co., LTD.;
IPC主号:G09G3-20
专利说明:

[0001] 本発明は、ディスプレイ駆動システムに関し、より詳細には、データ信号の間に同一の大きさを有するクロック信号を埋め込みパネル駆動部に送るタイミング制御部と、伝送データ信号から埋込まれたクロック信号を復元した後、クロック訓練期間(クロックトレーニング期間またはクロック学習期間)の間に安定化されたクロック信号を使ってデータをサンプリングすることで、画像データを出力するパネル駆動部が具備されて、データ伝送速度を最大化すると同時に伝送信号のレベル及び埋込まれたクロック信号の周波数を最小化して、また、インピーダンス不整合と電磁妨害(EMI)を最小化することができるようにしたクロック信号が埋込まれたデータ伝送方式を使用する単一レベル信号伝送を利用したディスプレイ駆動システムに関する。]
背景技術

[0002] 近来にデジタル家電機器市場の成長と個人用コンピューター及び個人携帯通信端末機の持続的な普及増加によって、このような機器の最終出力装置のうち一つであるディスプレイ装置の軽量化と低電力化が要求されて、このような要求を具現するための技術が持続的に提案されている。それによって、従来のCRT(Cathode Ray Tube)を取り替えるLCD(Liquid Crystal Display)、PDP(Plasma Display Panel)、OLED(Organic Electro-Luminescence Display)などのような平板ディスプレイ装置が開発されて普及されている。]
[0003] このような平板ディスプレイ装置は、受信された画像データをディスプレイするのに使われるパネルを駆動するために画像データを処理して、タイミング制御信号を生成するタイミングコントローラー(Timing Controller)と、このようなタイミングコントローラーから伝送される画像データとタイミング制御信号を使ってパネルを駆動するコラム駆動部とロー駆動部を含む。]
[0004] 特に、近来には大画面、高解像度のディスプレイが要求されることによって、タイミングコントローラーでコラム駆動部への高速データ伝送技術が要求されながら、電磁波によって誘発される電磁妨害(EMI:Electro-Magnetic Interference)などがこのような高速データ伝送時に発生することによってデータ伝送信号の大きさも非常に小さくなるようになった。]
[0005] それによって、電磁妨害(EMI)を少なく誘発しながらも高速でデータを送ることができるmini-LVDS(Low Voltage Differential Signaling)方式とRSDS(Reduced Swing Differential Signaling)方式などの差動信号伝送方式の利用が増加している。]
[0006] 図1は、従来のmini-LVDS方式でデータ差動信号とクロック差動信号の伝送を示す図面であり、図2は従来のRSDS方式でデータ差動信号とクロック差動信号の伝送を示す図面である。] 図1 図2
[0007] 図1及び図2を参照すれば、このように近来に利用されるmini-LVDS方式やRSDS方式は所望の帯域幅を支援するためにタイミングコントローラー10に連結された一つ以上のデータ差動信号線とそのデータ信号に同期された別途のクロック差動信号線を具備して、このようなデータ信号線とクロック信号線を各コラム駆動部20が共有するマルチドロップ(Multi-Drop)方式を採択している。] 図1 図2
[0008] このようなマルチドロップ方式は、解像度による出力数、すなわち、コラム駆動部の個数に依存せずタイミングコントローラーを利用することができる長所があるが、各コラム駆動部でデータ差動信号とクロック差動信号が分離供給される分岐点で発生されるインピーダンス不整合(Impedance Mismatch)によって反射波による信号歪曲が発生して、電磁妨害(EMI)が大きくなる問題点を有しているし、クロック差動信号にかかる大きい負荷によって動作速度が制限される問題点があった。]
[0009] また、このようなマルチドロップ方式での問題点を乗り越えるために、データ差動信号とクロック差動信号が各コラム駆動部に別に供給されるPPDS(Point-to-Point Differential Signaling)伝送方式が提案された。]
[0010] 図3は、従来のPPDS方式から独立的なデータ信号線を通じたデータ差動信号の伝送を示す図面であり、図4は従来のPPDS方式で変形されたチェーン形態のクロック差動信号の伝送を示す図面である。] 図3 図4
[0011] 図3を参照すれば、PPDSはタイミングコントローラー10と一つのコラム駆動部20との間に独立的なデータラインが形成されてデータ差動信号が各コラム駆動部ごとに別に供給されるので、前記マルチドロップ方式で発生可能なインピーダンス不整合と、電磁妨害(EMI)、及びクロック差動信号の過負荷問題を乗り越えることができる。] 図3
[0012] このようなPPDSは高速のクロック信号が要求されるが、図3に示されたPPDSの場合クロック差動信号を共有する形態で構成されてクロック差動信号の負荷が非常に大きい場合動作速度が制限された。それによって、図4に示されたように、チェーン形態で各コラム駆動部20にクロック信号を供給する方式が利用されるが、この場合各コラム駆動部の間で発生されるクロックの遅延によってデータサンプリングがまともになされない問題点があった。] 図3 図4
[0013] また、このようなPPDS伝送方式はディスプレイ装置が大型化されて、高解像度を追い求めることによってコラム駆動部の個数が増加するようになりながら、データ及びクロック信号線の個数が同一の割合で増加するようになって、全体信号線の連結が複雑になって費用上昇の原因になる問題点があった。]
[0014] 図5は改善されたイントラパネルインターフェース(AiPi:Advanced Intra-Panel Interface)伝送方式を示す図面である。] 図5
[0015] 図5を参照すれば、データとクロック信号がマルチレベルに区別されて、タイミングコントローラーでこのように区別されたクロック信号が埋込まれたデータ差動信号を独立された各信号線によってコラム駆動部に送ることで、信号線の個数を著しく減らして、電磁妨害(EMI)を減らして、信号線の個数が減少することに反してパネルの動作速度と解像度は増加することによって高速信号伝達過程でデータとクロック信号との間に発生するスキュー(skew)や相対ジッタ(jitter)などの問題点を解決するための改善されたイントラパネルインターフェースが近来に提案された。] 図5
[0016] 前述のように、タイミングコントローラーでコラム駆動部への高速データ伝送のための、従来のmini-LVDS及びRSDSなどのマルチドロップ伝送方式はインピーダンス不整合及びクロック差動信号を送る信号線の過負荷が発生する問題点があったし、従来のPPDS伝送方式はマルチドロップ方式の問題点を改善しようと各コラム駆動部に連結されるデータ差動信号とクロック差動信号を別に供給する形態を取るが、ディスプレイ装置が大画面、高解像度になって行くことによってマルチドロップ方式に比べて信号線の個数が増加して、タイミングコントローラーとコラム駆動部との間を連結する信号線の複雑度が増加して費用が上昇される問題点があった。]
[0017] また、近来のAiPi伝送方式は、データにクロック信号を埋込んで送って、信号線の個数を減らして伝送線路でのデータとクロック信号との間のスキュー問題を解決することができるが、埋込まれたクロック信号をデータ信号より大きいレベルや小さなレベルでなされたマルチレベルの信号を送るので、伝送信号のレベルを最小化させることができなくなるし、電磁妨害(EMI)の減少効率が非常に小さくなる問題点があった。]
[0018] このように最近のタイミングコントローラーとコラム駆動部との間の高速データ伝送のためのインターフェース傾向はデータ差動信号とクロック差動信号を送る信号線の個数を減らして電磁妨害(EMI)を最小化するものであり、これと共に信号線の間のスキュー、相対ジッタなどの問題を解決することができる新しいインターフェースが要求されている。]
発明が解決しようとする課題

[0019] 本発明が解決しようとする技術的課題は、タイミングコントローラーでデータ信号の間に同一の大きさを有するクロック信号を埋込んで独立されたデータ信号線を通じて単一レベル信号の形態で各コラム駆動部に供給して、各コラム駆動部でクロック信号を復元してデータをサンプリングした後パネルに画像データを出力することでデータ伝送速度を最大化しながら伝送信号レベル及び埋込まれたクロック信号の周波数を最小化することができるクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システムを提供することにある。]
[0020] それによって、従来にデータ及びクロック信号のマルチドロップ方式によって発生されたインピーダンス不整合と電磁妨害(EMI)を最小化することができて、信号線の個数を減少させて、信号線の間のスキューや相対ジッタなどの問題を解決することができるクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システムを提供することにある。]
課題を解決するための手段

[0021] 前記課題を達成するための単一レベル信号伝送を利用したディスプレイ駆動システムは、データ信号を受信するLVDS受信部と、データ信号を一時保存してデータ処理して出力するデータ処理部と、クロック及び各種制御信号を生成するタイミング生成部と、前記データ信号にクロック信号を埋込んで送る送信部が具備されたタイミング制御部と;及びディスプレイパネルにゲート信号を順次走査するロー駆動部と、信号線を通じて前記送信部に伝送された信号を受信して、ディスプレイパネルに供給するコラム駆動部が具備されたパネル駆動部を含むディスプレイ駆動システムにおいて、タイミング制御部は、前記データ信号の間に前記クロック信号を同一の大きさで埋込んで、単一レベルの伝送データに変換して出力する駆動部が前記送信部に含まれることを特徴とする。]
[0022] また、本発明の前記コラム駆動部は、前記データ信号より伝送速度が低い埋込まれたクロック信号を復元してデータサンプリングのための受信クロック信号を生成するクロック復元回路が具備されて、前記受信クロック信号の遷移時点(立上りエッジまたは立下りエッジ)で前記伝送データにあるコントロールデータとデータ信号をサンプリングして出力する受信部を含むことを特徴とする。]
発明の効果

[0023] 本発明は、データ信号とそれに埋込まれたクロック信号を同一レベルで形成して単一レベル信号のみを利用することで、伝送して復元する信号のレベルを最小化することができるし、クロック訓練信号を利用して復元された受信クロック信号を安定化させることができるし、それによって、伝送信号のレベル及び埋込まれたクロック信号の周波数を著しく低めることができるし、全体ディスプレイ駆動システムの電磁妨害(EMI)を減らすことができる長所がある。]
[0024] また、本発明はデータ信号とクロック信号が分離された場合に発生するスキュー(skew)や相対ジッタ((jitter)などの問題も無くすことができて高速でも安定した動作を遂行することができる長所がある。]
図面の簡単な説明

[0025] 従来のLVDS方式でデータ差動信号とクロック差動信号の伝送を示す構成図である。
従来のRSDS方式でデータ差動信号とクロック差動信号の伝送を示す構成図である。
従来のPPDS方式で独立的なデータ信号線を通じたデータ差動信号の伝送を示す構成図である。
従来のPPDS方式で変形されたチェーン形態のクロック差動信号の伝送を示す構成図である。
従来のAiPi伝送方式を示す構成図である。
本発明によるクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システムの構成図である。
本発明によってクロック信号とデータ信号が単一レベル信号でなされた伝送データを単一信号線に送ることを示す概略図である。
本発明によってクロック訓練区間でのクロック信号がデータ信号の間に埋込まれた単一レベル信号の例示図である。
本発明によってデータ伝送区間でのクロック信号がデータ信号の間に埋込まれた単一レベル信号の例示図である。
本発明によってデータ伝送区間でのクロック信号がデータ信号の間に埋込まれた単一レベル信号のまた他の例示図である。
本発明によってクロック信号がデータ信号の間に埋込まれた単一レベル信号のプロトコル方式を示す例示図である。
本発明によってクロック信号がデータ信号の間に埋込まれた単一レベル信号のプロトコル方式を示すまた他の例示図である。
本発明によるタイミングコントローラーの第1実施例の構成図である。
本発明によるタイミングコントローラーの第2実施例の構成図である。
本発明によるパネル駆動部の第1実施例の構成図である。
本発明によるパネル駆動部の第2実施例の構成図である。
本発明によるパネル駆動部の第3実施例の構成図である。
本発明によるパネル駆動部の第4実施例の構成図である。
本発明による単一レベル信号のプロトコル方式を利用したデータ復元タイミング図である。
同じく、本発明による単一レベル信号のプロトコル方式を利用したデータ復元タイミング図である。
同じく、本発明による単一レベル信号のプロトコル方式を利用したデータ復元タイミング図である。
同じく、本発明による単一レベル信号のプロトコル方式を利用したデータ復元タイミング図である。]
実施例

[0026] 以下では本発明の具体的な実施例を、図面を参照して詳しく説明するようにする。]
[0027] 図6は、本発明によるクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システムの構成図であり、図7は本発明によってクロック信号とデータ信号が単一レベル信号でなされた伝送データを単一信号線に送ることを示す概念図である。] 図6 図7
[0028] 図6及び図7を参照すれば、本発明の一実施例による単一レベル信号を利用したディスプレイ駆動システムは、LVDSデータ信号を受信してクロック信号を前記データ信号の間に同一の大きさで埋込んで単一レベルの伝送データに送るタイミング制御部100と、前記伝送データを受信してクロック訓練期間の間に復元した受信クロック信号を利用してクロック信号とデータ信号を区別してサンプリングして、ディスプレイパネル300に送るパネル駆動部200を含んで構成される。] 図6 図7
[0029] この時、前記パネル駆動部200はディスプレイパネル300にゲート信号(G1ないしGM)を順次走査するロー駆動部210と、ディスプレイしようとするソース信号(S1ないしSN)を供給するコラム駆動部220で構成される。]
[0030] それによって、前記タイミング制御部100は一つの信号線を利用して前記データ信号の間にクロック信号が同一のレベルで埋込まれた一つの差動対(Differential pair)であるCED(Clock Embedded Data)信号のみをパネル駆動部200のコラム駆動部220に送る。]
[0031] タイミング制御部100は、データを送る前に先ずクロック信号だけで構成された伝送データ(CED信号)を送ることでクロック訓練を始めるようになって、クロック信号が安定化されたことを知らせるLOCK0信号をパネル駆動部200に送る。パネル駆動部200内のコラム駆動部220は、タイミング制御部100または他のコラム駆動部220から入力されたLOCK信号が“H”状態(論理ハイ状態)になった後クロック訓練期間の間に伝送されるCED信号によってデータサンプリングに使用する受信クロック信号を復元するようになって、受信クロック信号が安定化されれば、LOCK信号(LOCK1〜LOCKN)は“H”状態を出力する。すなわち、前記コラム駆動部は前記タイミング制御部からクロック信号が安定化されたことを知らせるLOCK信号(LOCK0)が“H”状態になったことを入力された後受信クロック信号が安定化されればLOCK信号(LOCK1〜LOCKN-1)を“H”状態にして次のコラム駆動部に順次出力する。]
[0032] 最終的に、パネル駆動部200から“H”状態のLOCKN信号を入力されたタイミング制御部100は、クロック訓練を終わらせてクロック信号が埋込まれたデータ信号伝送を始める。仮に、データ伝送中にLOCKN信号が“L”状態(論理ロー状態)に変われば、タイミング制御部100は直ちにクロック訓練を始めてLOCKN信号が“H”状態になるまで持続する。また、タイミング制御部100はLOCKN信号が“H”状態になった以後には必要によってデータ伝送を中断してクロック訓練を始めることができる。]
[0033] 図8は、本発明によってクロック訓練区間でのクロック信号がデータ信号との間に埋込まれた単一レベル信号の例示図であり、図9及び図10は本発明によってクロック信号がデータ信号との間に埋込まれた単一レベルCED信号の例示図であり、図11及び図12は本発明によってクロック信号がデータ信号の間に埋込まれた単一レベルCED信号のプロトコル方式を示す例示図である。] 図10 図11 図12 図8 図9
[0034] 図8及び図9を参照すれば、伝送データはタイミング制御部100とコラム駆動部220との間のインターフェースに使われることができるシグナリングとして、各データ信号の間に同一のレベルのクロック信号を挿入して、挿入されたクロック信号の遷移時点のうちで立上りエッジを示すためにデータとクロック信号の間にダミー(dummy)信号を挿入して構成される。この時、ダミー信号とクロック信号は、図10のように回路設計を容易にするために信号の幅をさらに広く可変することもできる。] 図10 図8 図9
[0035] 前記各データ信号の間に埋込まれたクロック信号の周波数は、データの周波数より著しく低いために前記パネル駆動部200では遅延同期ループ(DLL:Delay Locked Loop)または位相同期ループ(PLL:Phase Locked Loop)を利用したクロック復元回路(Clock Recovery)233を使ってデータサンプリング用クロック信号を生成する。]
[0036] コラム駆動部は、前記クロック信号の立上りエッジを示すためにダミー信号が挿入されたシグナリング方式のクロックとダミー信号をデータ信号と区別することができない。よって、伝送初期にクロック訓練期間の間に前記タイミング制御部100に具備された送信部140では図11及び図12に示されたようにクロック訓練用信号を送る。] 図11 図12
[0037] それによって前記パネル駆動部に具備されたコラム駆動部220ではこのようなクロック訓練用信号を利用してクロック復元回路233を通じて受信クロック信号を生成する。この時、前記受信クロック信号はデータの伝送率より低い多位相クロック信号で構成されることができるし、また、データと同一の周波数を有する多位相クロック信号で構成されることもできる。]
[0038] 前記コラム駆動部の受信部230ではクロック訓練期間の間に安定化された受信クロック信号を使ってクロック訓練期間以後に伝送されるデータをサンプリングする。すなわち、クロック訓練期間以後に伝送される一番目のデータでクロック信号以後に伝送される一番目ビットの値が“0”であるとコントロールデータで認識されて、二番目データからは画像データが入力されることを認識する。クロック訓練期間中には該当位置の値が常に“1”であるので、受信部はクロック訓練期間が終わらなかったことを認識する。]
[0039] この時、前記パネル駆動部200は前記タイミング制御部100で生成されたソース出力活性化(SOE)、ゲートスタートパルス(GSP)、ゲート出力活性化(GOE)及びゲートスタートクロック(GSC)信号などを供給されて、前記コラム駆動部220は画像データを示すデータ信号(DATA)とそのクロック信号(CLK)を復元して、ソース出力活性化信号に合わせて前記ゲートスタートパルスによって選択されたディスプレイパネル300のラインにデータ信号を出力する。]
[0040] 前記コラム駆動部220は、クロック訓練信号を通じて前記タイミング制御部100で単一レベル信号に伝送される伝送データから受信クロック信号を復元して各データ信号を出力する。それによって、前記タイミング制御部100で、前記コラム駆動部220にデータを送る信号線の個数を減少させるだけでなく、電磁妨害(EMI)も減少させることができる。]
[0041] 図13は、本発明によるタイミング制御部の第1実施例の詳細構成図を示して、図14は本発明によるタイミング制御部の第2実施例の詳細構成図を示す。] 図13 図14
[0042] 図13及び図14を参照すれば、前記タイミング制御部100はディスプレイしようとする画像データ信号であるLVDSデータを受信するLVDS受信部110と、前記受信されたLVDSデータを一時保存して、データ処理を遂行した後出力するデータ処理部120と、送信クロック及び各種タイミング制御信号を生成するタイミング生成部130と、及び前記データ処理部で出力されるデータ信号と前記タイミング生成部から出力される送信クロック信号を入力されて、前記送信クロック信号がデータ信号の間に同一の信号大きさで埋込まれた伝送データを送信する送信部140と、を含んで構成される。] 図13 図14
[0043] この時、前記送信部140は、前記データ処理部120で処理されたLVDSデータ信号を受信して、各コラム駆動部に送るデータを分離して出力するデマルチプレクサ(DEMUX)141と、前記デマルチプレクサから出力される伝送データを変換する並列−直列変換部142、及び前記タイミング生成部で生成されたクロック信号を受信して、前記データ信号の間に同一のレベルで埋込まれた伝送データ(CED)を各コラム駆動部220に送る駆動部143を含んで構成される。この時、前記タイミング制御部100は、前記並列−直列変換部142で直列化されたデータ信号を含む伝送データを複数のパネル駆動部200のうちいずれか一つのパネル駆動部に伝達する。]
[0044] この時、前記伝送データ(CED)は、データ信号の間にクロック信号が埋込まれた信号であり、前記データ信号のレベルは1ビットであるデータの値によって選択されたレベルであり、前記埋込まれたクロック信号のレベルは前記データ信号のレベルと同一に1ビットであるデータの値によって選択される。]
[0045] したがって、前記タイミング制御部で伝送される伝送データそれぞれは、前記データ信号の間に埋込まれたクロック信号を含んで、前記挿入されたクロック信号のレベルは前記データ信号が有することができるレベルと等しくなる。]
[0046] 図13に示されたように、前記タイミング制御部100の第1実施例は前記タイミング生成部130で生成されたソース出力活性化信号(SOE)と、ゲートスタートパルス(GSP)、ゲート出力活性化信号(GOE)及びゲートスタートクロック信号(GSC)は前記パネル駆動部のロー駆動部210に伝送されてディスプレイパネル300にゲート信号を印加して、前記タイミング生成部130で生成されたクロック信号(CLK)は、前記LVDS受信部110で受信したデータ信号と共に送信部140に伝送されて、前記データ信号と同一のレベルで埋込まれた伝送データ(CED:CLK+DATA)になってパネル駆動部のコラム駆動部220に送るように構成される。] 図13
[0047] また、図14に示されたように、前記タイミング制御部100の第2実施例では前記タイミング生成部130で生成されたゲートスタートパルス(GSP)、ゲート出力活性化信号(GOE)及びゲートスタートクロック信号(GSC)だけが前記ロー駆動部210に伝送されて、前記タイミング生成部130で生成された制御信号、すなわちコントロールデータであるソース出力活性化信号(SOE)に対するタイミング情報がデータ信号(DATA)のうちコントロールデータに含まれて、ソース出力活性化信号(SOE)、クロック信号(CLK)及びデータ信号(DATA)は同一のレベルで埋込まれた伝送データ(SOE+CED:SOE+CLK+DATA)になって前記コラム駆動部220に伝送されるように構成されることもできる。この場合、タイミング生成部130で使用するソース出力活性化信号に対するタイミング情報が前記データ処理部120に送るように連結されなければならないことは勿論である。] 図14
[0048] したがって、前記タイミング制御部100でコラム駆動部220に伝送されるデータは、クロック信号(CLK)とディスプレイパネル300に表示される画像データ(DATA)だけを含むこともできて、クロック信号(CLK)と共に画像データ(DATA)及び前記コラム駆動部220を制御する別途のソース活性化信号(SOE)をさらに含むこともできる。]
[0049] 図15ないし図18は、本発明によるパネル駆動部の第1実施例ないし第4実施例をそれぞれ示す。この時、図15及び図17は前記タイミングコントローラーで制御信号(SOE)と伝送データ(CED)が分離されて伝送される場合を示して、図15及び図17は前記タイミングコントローラーで制御信号がクロック信号及びデータ信号(SOE+CED)と共に伝送される場合を示す。] 図15 図17 図18
[0050] 図15及び図16を参照すれば、前記パネル駆動部200は、特にディスプレイパネルに画像データを送るコラム駆動部220を指称して、前記コラム駆動部220は前記伝送データを受信して、クロック訓練信号を通じて復元された受信クロック信号によって受信信号をサンプリングしてデータを出力する受信部230と、シフトスタートパルスを順次にシフトして出力するシフトレジスター240と、前記シフトレジスターで出力される信号によって前記受信部で出力されたデータを順次に保存した後に並列で出力するデータラッチ250、及び前記データラッチから出力されるデジタル信号をアナログ信号に変換して出力するDAC(Digital to Analog Converter)260を含んで構成される。] 図15 図16
[0051] この時、前記受信部230は前記タイミング制御部100で信号線を通じて伝送されたCED信号からデータ信号(DATA)をサンプリングして出力するサンプラー231と、CED信号でデータ部分をマスキングしてクロック復元回路に伝達するデータマスキング回路232と、前記マスキングされたデータから埋込まれたクロック信号を抽出してデータ信号のサンプリングに利用される受信クロック信号を生成するクロック復元回路233と、前記サンプラーでサンプリングされたデータを並列データに変換する直列−並列変換部234を含んで構成される。]
[0052] 前記シフトレジスター240は入力されるスタートパルスを順次にシフトして出力して、前記データラッチ250は前記直列−並列変換部234で変換されたデータ信号を前記シフトレジスター240の出力信号によって順次に保存した後に並列で出力して、前記DAC260は前記データラッチから出力される信号をアナログ信号(Y1、Y2、ないしYN)に変換して、ディスプレイパネル300に供給する。]
[0053] また、図17及び図18を参照すれば、前記受信部230は前記タイミングコントローラーで信号線を通じて伝送された伝送データを受信してデータ信号(DATA)をサンプリングして出力するサンプラー231と、前記受信した伝送データのクロック信号でデータ信号のサンプリングに利用される受信クロック信号を生成するクロック復元回路233と、受信した伝送データの周波数を測定して、前記クロック復元回路でのクロック復元に利用する周波数測定回路235と、前記サンプラーでサンプリングされたデータを並列データに変換する直列−並列変換部234を含んで構成されることもできる。] 図17 図18
[0054] 図19ないし図22は、本発明で提案されたプロトコル方式を利用したデータ復元のタイミング図を示す。] 図19 図22
[0055] 図19及び図20を参照すれば、前記受信部230でクロック訓練期間の間に入力されるCED信号と同一の周波数の多位相クロック信号を復元して、このように復元された多位相クロック信号それぞれの位相クロック信号によってデータをサンプリングする。] 図19 図20
[0056] したがって、前記クロック訓練期間の間に入力されるCED信号の立上りエッジに同期されてそれと同一の位相と周波数を有する受信クロック信号(CK0)が復元されて、このような受信クロック信号(CK0)と周波数は等しくて、位相だけが互いに異なる多数個の受信クロック信号(CK1ないしCKN)を生成する。]
[0057] また、前記クロック訓練期間以後に伝送されるCED信号の一番目データのクロック信号以後の一番目ビット値が“0”であると、そのデータはコラム駆動部を制御するコントロールデータで認識して、二番目データからは画像データに認識しながら、前記クロック訓練期間の間に復元された受信クロック信号(CK0ないしCKN)の立上りエッジで各コントロールデータまたは画像データ値をサンプリングしてディスプレイパネル300に出力する。]
[0058] それによって、それぞれのデータの順序は、ある位相を有する受信クロック信号によってサンプリングされたかによって区別することができる。]
[0059] また、図21及び図22を参照すれば、前記受信部230でクロック訓練期間の間に入力されるクロック信号より早い周波数を有するクロック信号を復元して、それと同一の周波数を有しながら位相が互いに異なる複数の多位相クロック信号を復元して、そのうち一つ以上のクロック信号としてデータをサンプリングする。] 図21 図22
[0060] したがって、前記クロック訓練期間の間に入力されるデータ信号の立上りエッジに同期されて、それより早い周波数と同一の位相を有する受信クロック信号(CK0)が復元されて、このような受信クロック信号(CK0)と周波数は等しくて、位相だけが互いに異なる多数個の受信クロック信号(CK90、CK180、及びCK270)を生成する。]
[0061] そして、前記クロック訓練期間の間に復元された受信クロック信号(CK0ないしCK270)の遷移時点である立上りエッジまたは立下りエッジで各コントロールデータまたは画像データ値をサンプリングしてディスプレイパネル300に出力する。この場合にはそれぞれのデータの手順が分かるためにデータをサンプリングすることに利用される受信クロック信号をカウントする別途のカウンター回路が要求される。]
[0062] このように、本発明はデータ信号とそれに埋込まれたクロック信号の大きさを互いに異なるようにする従来のマルチレベル(Multi-level)伝送方式を脱して、データ信号とそれに埋込まれたクロック信号を同一レベルで形成して単一レベル信号のみを利用することで、伝送する信号のレベルを最小化することができるし、クロック訓練信号を利用してあらかじめ受信クロック信号を生成することができるし、前記受信クロック信号の周波数成分は実際伝送されるデータの周波数成分より非常に小さくすることができる。]
[0063] それによって、従来のマルチレベル伝送方式に比べて信号レベルを著しく低めることができるし、その程度に全体ディスプレイ駆動システムの電磁妨害(EMI)を減らすことができる。また、前記データ信号とクロック信号が分離された場合に比べて信号線の個数を著しく減らしながら発生するスキュー(skew)や相対ジッタ(jitter)などの問題も無くすことができて高速でも安定された動作を遂行することができる。]
[0064] 以上では、本発明に対する技術思想を添付図面と共に上述したが、これは本発明の望ましい実施例を例示的に説明したものであって、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を有した者なら誰も本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。]
[0065] 100タイミング制御部
110LVDS受信部
120データ処理部
130タイミング生成部
140 送信部
141デマルチプレクサ
142並列−直列変換部
143 駆動部
200パネル駆動部
210 ロー駆動部
220コラム駆動部
230 受信部
231サンプラー
232 データマスキング回路
233クロック復元回路
234直列−並列変換部
225周波数測定回路
240シフトレジスター
250データラッチ
260デジタルアナログ変換器
300 ディスプレイパネル]
权利要求:

請求項1
データ信号を受信するLVDS受信部と、データ信号を一時保存してデータ処理して出力するデータ処理部と、クロック信号及びタイミング制御信号を生成するタイミング生成部と、前記データ信号を送る送信部が具備されたタイミング制御部と;及びディスプレイパネルにゲート信号を順次走査するロー駆動部と、信号線を通じて前記送信部から伝送された信号を受信して、ディスプレイパネルに供給するコラム駆動部が具備されたパネル駆動部と、を含むディスプレイ駆動システムにおいて、前記タイミング制御部は、前記データ信号との間に前記クロック信号を同一の大きさで埋込んで、単一レベルの伝送データに変換して出力する駆動部が前記送信部にさらに含まれることを特徴とするクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項2
前記伝送データでデータ信号の間に埋込まれたクロック信号のレベルは、前記データ信号が有することができるレベルと等しいことを特徴とする請求項1に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項3
前記タイミング制御部は、前記データ信号の間に埋込まれたクロック信号の立上りエッジを示すために、データ信号とクロック信号との間にダミー信号を挿入したことを特徴とする請求項2に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項4
前記ダミー信号とクロック信号は信号の幅を可変することができることを特徴とする請求項3に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項5
前記伝送データは、前記データ信号に前記タイミング生成部で生成されたクロック信号とソース出力活性化信号などの制御信号が同一のレベルで埋込まれて前記コラム駆動部に伝送されることを特徴とする請求項3に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項6
前記タイミング制御部は、データを送る前に先ずクロック信号だけで構成された伝送データを送ることにおいて、クロック信号が安定化されたことを知らせるLOCK信号をコラム駆動部に送るように構成されることを特徴とする請求項1に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項7
前記各コラム駆動部は、前記タイミング制御部からクロック信号が安定化されたことを知らせるLOCK信号(LOCK0)が“H”状態になったことを入力した後、受信クロック信号が安定化されればLOCK信号(LOCK1〜LOCKN−1)を“H”状態で次のコラム駆動部に順次出力して、最後のコラム駆動部はLOCKN信号の“H”状態を前記タイミング制御部に出力して、それによって前記タイミング制御部はクロック訓練を終了してクロック信号が埋込まれたデータ信号伝送を始めるように構成されたことを特徴とする請求項6に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項8
前記タイミング制御部は、データ伝送中に前記LOCKN信号が“L”状態に変われば、前記LOCKN信号が“H”状態になるまで再びクロック訓練を行うように構成されることを特徴とする請求項7に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項9
前記パネル駆動部は、前記データ信号より伝送速度が低くてデータ信号の間に埋込まれたクロック信号を復元して、データサンプリングのための受信クロック信号を生成するクロック復元回路が具備されて、前記受信クロック信号の遷移時点(立上りエッジまたは立下りエッジ)で前記伝送データにあるコントロールデータと画像データ信号をサンプリングして、出力する受信部をさらに含むことを特徴とする請求項1ないし8のうちいずれか一つに記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項10
前記伝送データの周波数を測定して前記クロック復元回路でのクロック復元に利用する周波数測定回路がさらに含まれたことを特徴とする請求項9に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項11
前記クロック復元回路は、位相同期ループを利用して構成されることを特徴とする請求項9に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項12
前記クロック復元回路は、遅延同期ループを利用して構成されることを特徴とする請求項9に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項13
前記クロック復元回路は、前記送信部から伝送されるクロック訓練用信号を利用して受信クロック信号を生成することを特徴とする請求項9に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項14
前記受信クロック信号は、データと同一の周波数を有する多位相クロック信号で構成されることを特徴とする請求項13に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項15
前記受信部は、クロック訓練期間の間に安定化された受信クロック信号を使って、クロック訓練期間以後に伝送される一番目データのクロック信号以後に伝送される一番目ビットの値が“0”であるとコントロールデータで認識して、二番目データからは画像データで認識して受信される信号をそれぞれ区分しながらデータをサンプリングすることを特徴とする請求項14に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項16
前記受信クロック信号は、クロック訓練期間の間に入力される信号の立上りエッジに同期されて、それと同一の位相と周波数を有する受信クロック信号(CK0)を復元して、このような受信クロック信号(CK0)と周波数は等しくて位相だけが互いに異なる多数個の受信クロック信号(CK1ないしCKN)を生成することを特徴とする請求項14に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項17
前記受信クロック信号は、データ伝送率より低い多位相クロック信号で構成されることを特徴とする請求項13に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項18
前記受信クロック信号は、クロック訓練期間の間に入力される信号の立上りエッジに同期されて、それより早い周波数と同一の位相を有する受信クロック信号(CK0)を復元して、このような受信クロック信号(CK0)と周波数は等しくて位相だけが互いに異なる多数個の受信クロック信号(CK90、CK180、及びCK270)を生成することを特徴とする請求項17に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
請求項19
前記受信クロック信号によってサンプリングされるデータの手順が分かるために、各データをサンプリングすることに利用された受信クロック信号をカウントするカウンター回路がさらに含まれて構成されることを特徴とする請求項17に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
类似技术:
公开号 | 公开日 | 专利标题
US10001886B2|2018-06-19|Display device and method for driving the same during display period and touch period of display device
CN103794184B|2016-08-03|显示装置及其驱动方法
US9118457B2|2015-08-25|Multi-wire single-ended push-pull link with data symbol transition based clocking
US20180006846A1|2018-01-04|N-phase phase and polarity encoded serial interface
US8400567B2|2013-03-19|Method for recovering pixel clocks based on internal display port interface and display device using the same
US5974464A|1999-10-26|System for high speed serial video signal transmission using DC-balanced coding
US8878792B2|2014-11-04|Clock and data recovery circuit of a source driver and a display device
US7308059B2|2007-12-11|Synchronization of data links in a multiple link receiver
US8723705B2|2014-05-13|Low output skew double data rate serial encoder
TWI345214B|2011-07-11|Display and driving method thereof
US5859669A|1999-01-12|System for encoding an image control signal onto a pixel clock signal
JP4567356B2|2010-10-20|データ転送方法および電子装置
KR20150028783A|2015-03-16|N-상 극성 출력 pin 모드 멀티플렉서
CN101409057B|2011-03-30|液晶显示装置及其驱动方法
CN101751886B|2012-11-07|液晶显示器及其驱动方法
KR100937509B1|2010-01-19|타이밍 컨트롤러, 컬럼 드라이버 및 이를 갖는 표시 장치
KR101174768B1|2012-08-17|평판 표시 장치의 데이터 인터페이스 장치 및 방법
US8559531B2|2013-10-15|Method and apparatus for serial communication using clock-embedded signals
KR100737000B1|2007-07-09|데이터 전송 제어 장치 및 전자 기기
US8362997B2|2013-01-29|Display with CLK phase or data phase auto-adjusting mechanism and method of driving same
US10679546B2|2020-06-09|Timing controller, display apparatus having the same and signal processing method thereof
US8552955B2|2013-10-08|Receiver for an LCD source driver
US7109980B2|2006-09-19|Display panel drive device, display control device, drive device, data transfer system, data transmission device, and data reception device
CN102542974B|2015-01-21|用于在时序控制器与源极驱动器之间传送数据具有位误码率测试功能的方法及装置
JP6068193B2|2017-01-25|受信装置及び送受信システム
同族专利:
公开号 | 公开日
US8947412B2|2015-02-03|
JP5564440B2|2014-07-30|
CN102057417A|2011-05-11|
WO2010047484A3|2010-08-05|
KR20100043452A|2010-04-29|
TW201017618A|2010-05-01|
CN102057417B|2014-09-10|
TWI452558B|2014-09-11|
WO2010047484A2|2010-04-29|
KR100986041B1|2010-10-07|
US20110181558A1|2011-07-28|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
WO2007035015A1|2005-09-23|2007-03-29|Anapass Inc.|Display, column driver integrated circuit, and multi-level detector, and multi-level detection method|
JP2007193305A|2006-01-20|2007-08-02|Renei Kagi Kofun Yugenkoshi|データ信号、制御信号、クロック信号及び設定信号を埋め込み方式で伝送するための表示システム及び方法|
WO2007108574A1|2006-03-23|2007-09-27|Anapass Inc.|Display, timing controller and data driver for transmitting serialized multi-level data signal|
JP2009531936A|2006-03-23|2009-09-03|アナパス・インコーポレーテッド|直列化されたマルチレベルデータ信号を伝達するためのディスプレイ、タイミング制御部及びデータ駆動部|
JP2009163239A|2007-12-31|2009-07-23|Lg Display Co Ltd|平板表示装置のデータインターフェース装置及び方法|
JP2009230139A|2008-03-20|2009-10-08|Anapass Inc|ブランク期間にクロック信号を伝送するディスプレイ装置及び方法|JP2011221487A|2010-04-05|2011-11-04|Silicon Works Co Ltd|クロック信号がエンベッディングされた単一レベルのデータ伝送を利用したディスプレイ駆動システム|
CN103903576A|2012-12-27|2014-07-02|天钰科技股份有限公司|显示装置及其驱动方法、时序控制电路的数据处理及输出方法|
JP2014130355A|2012-12-27|2014-07-10|Fitipower Integrated Technology Inc|表示装置及びその駆動方法並びにタイムスケジュール制御回路のデータの処理及び出力方法|
KR20150026057A|2013-08-30|2015-03-11|주식회사 실리콘웍스|디스플레이 패널을 구동하는 소스 드라이버 집적회로|
JP2015079236A|2013-10-16|2015-04-23|エルジー ディスプレイ カンパニー リミテッド|Display device and driving method thereof|
JP2015102594A|2013-11-21|2015-06-04|ラピスセミコンダクタ株式会社|表示デバイスの駆動装置|
JP5974218B1|2015-03-19|2016-08-23|株式会社セレブレクス|画像通信装置|
US10096297B2|2014-09-09|2018-10-09|Lapis Semiconductor Co., Ltd.|Display device, display panel driver, and image data signal transmission method|JP3409768B2|2000-02-14|2003-05-26|Necエレクトロニクス株式会社|表示装置の回路|
JP3771140B2|2000-09-02|2006-04-26|エルジーフィリップスエルシーディーカンパニーリミテッド|液晶表示装置及びその駆動方法|
JP4218249B2|2002-03-07|2009-02-04|株式会社日立製作所|表示装置|
US7116306B2|2003-05-16|2006-10-03|Winbond Electronics Corp.|Liquid crystal display and method for operating the same|
US7105903B2|2004-11-18|2006-09-12|Freescale Semiconductor, Inc.|Methods and structures for electrical communication with an overlying electrode for a semiconductor element|
TWI292569B|2005-03-11|2008-01-11|Himax Tech Ltd|Chip-on-glass liquid crystal display and transmission method thereof|
TWI321300B|2005-08-31|2010-03-01|Chunghwa Picture Tubes Ltd|Flat panel display, image correction circuit and method of the same|
KR100583631B1|2005-09-23|2006-05-26|주식회사 아나패스|클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로|
TW200734743A|2006-03-15|2007-09-16|Novatek Microelectronics Corp|Method of transmitting data signals and control signals using a signal data bus and related apparatus|
US8121200B2|2006-07-13|2012-02-21|Intersil Americas Inc.|Multi-level LVDS data transmission with embedded word clock|
KR101266067B1|2007-01-12|2013-05-22|삼성디스플레이 주식회사|클럭 임베디드 신호를 이용한 직렬 통신 방법 및 장치|
US20080238895A1|2007-03-29|2008-10-02|Jin-Ho Lin|Driving Device of Display Device and Related Method|
CN100576293C|2007-04-09|2009-12-30|北京巨数数字技术开发有限公司|发光元件驱动装置及其组件和状态传递方法|
TWI364219B|2007-08-20|2012-05-11|Novatek Microelectronics Corp|High transmission rate interface for storing both clock and data signals|
KR100883778B1|2008-03-20|2009-02-20|주식회사 아나패스|블랭크 기간에 클록 신호를 전송하는 디스플레이 및 방법|
KR101125504B1|2010-04-05|2012-03-21|주식회사 실리콘웍스|클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템|KR20100078605A|2008-12-30|2010-07-08|주식회사 동부하이텍|데이터 송신 및 수신 장치들|
KR101169210B1|2009-02-13|2012-07-27|주식회사 실리콘웍스|지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치|
KR101121958B1|2010-09-08|2012-03-09|주식회사 실리콘웍스|액정 디스플레이 시스템의 엘씨디 모듈 테스트 장치 및 방법|
TWI457000B|2010-10-05|2014-10-11|Aten Int Co Ltd|訊號延伸器系統及其訊號延伸器以及其傳送與接收模組|
CN101997543B|2010-11-30|2012-07-25|四川和芯微电子股份有限公司|鉴频器及实现鉴频的方法|
KR101187571B1|2010-12-28|2012-10-05|주식회사 실리콘웍스|Bert 기능이 추가된 타이밍 컨트롤러와 소스 드라이버 사이의 데이터 전송 방법 및 장치|
US9053673B2|2011-03-23|2015-06-09|Parade Technologies, Ltd.|Scalable intra-panel interface|
KR101859219B1|2011-07-25|2018-05-18|삼성디스플레이 주식회사|표시 장치 및 그 구동 방법|
KR101865065B1|2011-08-24|2018-06-07|엘지디스플레이 주식회사|타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 액정표시장치|
KR101872430B1|2011-08-25|2018-07-31|엘지디스플레이 주식회사|액정표시장치 및 그 구동 방법|
KR101885186B1|2011-09-23|2018-08-07|삼성전자주식회사|공유 백 채널을 통한 데이터 전송 방법 및 데이터 전송을 위한 멀티 펑션 드라이버 회로 그리고 이를 채용한 디스플레이 구동 장치|
KR101978937B1|2012-03-16|2019-05-15|주식회사 실리콘웍스|전원 잡음에 둔감한 표시장치용 소스 드라이버|
KR101327221B1|2012-07-06|2013-11-11|주식회사 실리콘웍스|클럭생성기, 데이터 수신부 및 마스터 클럭신호 복원방법|
US8994425B2|2012-08-03|2015-03-31|Altera Corporation|Techniques for aligning and reducing skew in serial data signals|
US8988416B2|2012-12-14|2015-03-24|Parade Technologies, Ltd.|Power reduction technique for digital display panel with point to point intra panel interface|
TW201430809A|2013-01-11|2014-08-01|Sony Corp|顯示面板、像素晶片及電子機器|
US9461837B2|2013-06-28|2016-10-04|Altera Corporation|Central alignment circutry for high-speed serial receiver circuits|
JP6115407B2|2013-08-29|2017-04-19|ソニー株式会社|表示パネル、その駆動方法、および電子機器|
KR102113618B1|2013-12-02|2020-05-21|엘지디스플레이 주식회사|평판 표시 장치의 데이터 인터페이스 장치 및 방법|
US9898997B2|2014-01-27|2018-02-20|Samsung Electronics Co., Ltd.|Display driving circuit|
TWI545550B|2014-07-18|2016-08-11|瑞鼎科技股份有限公司|應用於資料傳輸介面之雙向全雙工鎖定系統及其運作方法|
KR20160053333A|2014-11-03|2016-05-13|삼성디스플레이 주식회사|구동 회로 및 그것을 포함하는 표시 장치|
KR20160053679A|2014-11-05|2016-05-13|주식회사 실리콘웍스|디스플레이 장치|
KR20160093181A|2015-01-28|2016-08-08|삼성디스플레이 주식회사|커맨드 입력 방법 및 표시 시스템|
KR20160107847A|2015-03-06|2016-09-19|주식회사 실리콘웍스|디스플레이 신호 전송 장치 및 방법|
CN104821154B|2015-05-29|2018-11-06|利亚德光电股份有限公司|数据传输的控制系统、方法、芯片阵列及显示器|
CN105096868B|2015-08-10|2018-12-21|深圳市华星光电技术有限公司|一种驱动电路|
US10140912B2|2015-12-18|2018-11-27|Samsung Display Co., Ltd.|Shared multipoint reverse link for bidirectional communication in displays|
KR20180049285A|2016-10-31|2018-05-11|엘지디스플레이 주식회사|표시 장치|
KR20190055355A|2017-11-15|2019-05-23|삼성전자주식회사|픽셀 그룹별 독립적 제어가 가능한 디스플레이 장치 및 방법|
法律状态:
2012-07-30| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120730 |
2012-08-22| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
2012-11-21| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121120 |
2012-11-29| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121128 |
2012-12-22| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121221 |
2013-01-07| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130104 |
2013-01-22| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130121 |
2013-01-29| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130128 |
2013-02-22| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130221 |
2013-08-07| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
2013-09-14| RD03| Notification of appointment of power of attorney|Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130913 |
2013-10-04| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130917 |
2013-10-10| RD04| Notification of resignation of power of attorney|Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130920 |
2014-05-29| TRDD| Decision of grant or rejection written|
2014-06-04| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
2014-06-19| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140616 |
2014-06-20| R150| Certificate of patent or registration of utility model|Ref document number: 5564440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
2017-06-06| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2018-06-05| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2019-06-04| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2020-05-29| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2021-05-31| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]